所謂的異質(zhì)整合，就是大量采用SiP封裝技術(shù)，日月光集團研發(fā)副總經(jīng)理洪志斌提到，AI與HPC芯片采SiP封裝，即藉由RDL或硅中介層來縮短芯片之間距離，不單能縮小封裝后的面積，也能讓運算速度更快，目前在5G方面則是在天線封裝和前端射頻模組（FEM）端已經(jīng)導入。 日月光在SiP端的技術(shù)端，目前有2.5D FOCoS和2.5D SiP，以及3D SiP，偏重在中段晶圓級封裝，或是后段的模組封測為主，客戶群鎖定聯(lián)發(fā)科與高通等設計業(yè)者，或是IDM客戶。

臺積電在異質(zhì)整合的封測上，是從前段晶圓代工與中段晶圓封裝切入，技術(shù)有2.5D堆疊CoWoS（基板上晶圓上芯片封裝）及InFO（整合扇出型封裝），3D TSMC-SoIC(芯片堆疊晶圓)，以及WoW等技術(shù)，潛在與既有客戶群包括蘋果、賽靈思（Xilinx）、博通、超微等。

而向來在先進制程端也不落人后的英特爾，在異質(zhì)整合的SiP端，主要是嵌入式多芯片互聯(lián)橋接（EMIB）技術(shù)，包括2.5 D EMIB，以及3D EMIB，含括CPU與等芯片的中后段封測為主，英特爾第1顆采用此類Foveros技術(shù)，整合10納米HPC處理器、22納米I/O芯片，記憶體等的SiP封裝產(chǎn)品預計今年底量產(chǎn)。 日月光提到，5G、AI、HPC、物聯(lián)網(wǎng)趨勢下，因為各家芯片設計上的差異，加上讓高頻高速特性，以及要讓芯片效能zui大化、封裝后體積zui小化，客制化量身打造的SiP封裝需求快速崛起，SiP整合技術(shù)已經(jīng)成為半導體產(chǎn)業(yè)zui重要的顯學。

普樂斯從2011年開始涉足半導體行業(yè)至今已有8年，在光刻膠去除、打線即W/B前清洗和塑封即Molding前活化等工藝方面積累了較為豐富的等離子表面處理經(jīng)驗，合作客戶接近20家，我們正努力成為半導體封裝領域的等離子表面處理工藝解決方案服務商。等離子表面處理過的樣品包括：硅晶圓、玻璃基板、陶瓷基板、IC載板、銅引線框架等。如果您想要了解更多關(guān)于產(chǎn)品的詳細內(nèi)容或在設備使用中有疑問，歡迎點擊普樂斯的在線客服進行咨詢，或者直接撥打全國統(tǒng)一服務熱線400-816-9009，普樂斯恭候您的來電！